在使用stm32F1时,一个4mVDC信号经过运放后输出80mV DC信号,由ADC采样,但在测试中发现,ADC采样时会产生一个向上的尖刺,初步判断应为ADC采样时ADC的采样开关闭合产生的,但是具体原因没想明白。同时,有另一路ADC采样电源芯片输出的2.2V电压,在采样时,ADC引脚上会产生一个向下的尖刺,与前一个情况完全相反。百思不得其解,是否由大佬遇到过,求教。 附:第一种情况是ADC直接采样放大器输出的值,而放大器输出阻抗很低,因此该情况非高阻抗源情况。图见评论,谢谢 |
这个现象我认为是ADC采样时瞬间的电容效应,具体跟内部电路有关,应属于正常现象。 原因本质应该是一样的,你好奇的是为何一个往上跑一个往下跑,这个估计跟内部采样电容每次开启采样时 的初始电位有关。 但这个尖脉冲一般不会影响ADC结果,只要选择好合适的采样时间参数。你现在ADC结果怎么样?
这个现象我认为是ADC采样时瞬间的电容效应,具体跟内部电路有关,应属于正常现象。
这个尖刺会影响最后的结果,如果尖刺恢复时间太长,会导致ADC采样产生偏差,如图所示的向上的尖刺,使用1.5cycles的采样周期时,采样到的点时尖刺恢复时向下的过冲点,所以会导致采样到的电压偏低。该现象可以通过并联很小的电容或者延长采样周期可以解决。但是具体电路原因实在分析不出来
这个现象我认为是ADC采样时瞬间的电容效应,具体跟内部电路有关,应属于正常现象。
还有一个问题,往上冲和往下冲个人感觉应该和采样开始时电容的电荷无关吧,我采样的是直流值,上一次采样电容充电电压值等于直流的电压值,内部转换后应该会消耗部分电荷,因此这一次采样完后下一次采样开始时采样电容上的电压应该比外部电压低,往上冲和往下冲感觉像是和外部的走线电感寄生电感有关
嗯,这个现象我认为是ADC采样时瞬间的电容效应,应该说跟整个采样电路有关,不只是那个内部电容。 可以设置不同采样时间 就是为了满足不同信号特征和采样电路的。 1.5个CLK的采样时间本来就不能保证适用所有场合。 必要时可以得调整采样时间,不调整时间 就调整外部电路。
逐次比较型ADC内部大致是有个采样开关和采样电容。 采样开关的动作和采样电容充放电会对外部输入信号有一定的作用。 所以在应用中如果有明显的影响的话,建议增加采样时间,消除不能完全放电带来的影响。 另外外部的电阻也很重要,不能很小或没有,这样对产品来说就少了保护作用,也不能过大,影响了充放电时间,所以要平衡好。
逐次比较型ADC内部大致是有个采样开关和采样电容。 采样开关的动作和采样电容充放电会对外部输入信号有一定 ...
是的,我目前有一个通道是直连放大器的输出的,放大器输出阻抗很低,感觉也是造成这个尖刺的原因之一
还有一个问题,往上冲和往下冲个人感觉应该和采样开始时电容的电荷无关吧,我采样的是直流值,上一次 ...
[md]嗯,应该说那个现象跟整个采用电路有关。 1.5个CLK 不能保证适用所有场合,采样时间 设置得可调也正是为了因应不同实际电路。