OPA455: 使能输出时，E/D上拉电阻如何选择？

您好，

E/D管脚的电压是以E/D Com管脚的电压为参考点的，E/D Com管脚电压范围如下截图所示，一般接V- 或 GND；

E/D管脚电压在 E/D Com + 0.8V  ~  E/D Com + 5.5V范围内时是使能输出；在E/D Com  ~ E/D Com + 0.35V是低电平，禁用输出。

关于上拉电阻，数据表 7.3.4 Enable and Disable章节说明E/D管脚至少需要1uA的驱动电流，但最大电流不能超过10mA。

我在典型特性曲线中找到了其在不同使能电压下的使能电流，如下截图：

你好，不好意思，我还是不太理解上拉电阻如何选择。

1. 比如供电±50V，E/D Com是-50V，E/D 上拉100k电阻到+50V，那么E/D引脚电压和电流如何计算？

E/D pin是以 E/D Com为参考点的，这这种情况下，相当于给E/D pin施加了100V电压（+50V-（-50V）），这超过了E/D pin使能电压范围（ E/D Com + 0.8V  ~  E/D Com + 5.5V），因此是不可以的。

如果您需要使用供电电压±50V来产生E/D pin的使能电压，您可以在供电电压之间使用电阻进行分压以产生E/D pin的使能电压。

如果还不明白，请回帖子。

你好：

1. 使用100k和3.3K电阻分压后，连接到E/D引脚就使能了输出，对吗？此时E/D引脚电压大概是(-50+3.19)V,因为根据您上面回复图片中可以看到此时输入电流接近0，可以不考虑引脚的输入阻抗。

2. 除了这种分压方法，还有其他更简单的可以让芯片可以可靠输出的配置方式吗？手册中说两个引脚悬空时，在某些状态下输出可能会被关闭。不能使用。又没有合适的电压源连接到E/D引脚，连接低阻电压源方式也不行。电阻分压方式我担心不够可靠。

1、若E/D Com管脚接-50V，E/D引脚如果以E/D Com为参考点来说，则其电压为3.19V，如果以±50V供电电压中间点0V为参考点来说，则其电压为(-50+3.19)V。

2、一共就这三种控制方法，其他2种被您排除了，只剩这一种，您为什么担心不够可靠？

哦~还有一种就是使用主控端的I/O口进行控制，其逻辑电平电压满足要求就行。