XA Zynz-7000系列提供了FPGA的灵活性和可扩展性，同时提供了通常与ASIC和ASSP相关的性能、功耗和易用性。XA Zynq-7000 SoC系列中的一系列设备允许设计师使用行业标准工具从单一平台瞄准对成本敏感的高性能应用。虽然XA Zynq-7000系列中的每个设备都包含相同的PS，但不同设备之间的PL和I/O资源有所不同。
XA Zynq-7000体系结构允许在PL中实现自定义逻辑，在PS中实现自定义软件。它允许实现独特和不同的系统功能。PS与PL的集成允许两个芯片解决方案（例如，具有FPGA的ASSP）由于其有限的I/O带宽、延迟和功率预算而无法达到的性能水平。
Xilinx为XA Zynk-7000系列提供了大量软IP。PS和PL中的外设可使用独立和Linux设备驱动程序。屡获殊荣的ISE®Design Suite：System Edition开发环境可为软件、硬件和系统工程师提供快速的产品开发。采用基于ARM的PS还带来了广泛的第三方工具和IP提供商，以及Xilinx现有的PL生态系统。应用处理器的加入实现了高级操作系统支持，例如Linux。与Cortex-A9处理器一起使用的其他标准操作系统也适用于XA Zynq-7000系列。PS和PL位于单独的电源域上，允许这些设备的用户在需要时关闭PL以进行电源管理。PS中的处理器总是首先启动，允许以软件为中心的PL配置方法。PL配置由CPU上运行的软件管理，因此它的引导方式类似于ASSP。
XA Zynq™-7000 Automotive系列基于Xilinx®全可编程SoC架构。这些产品集成了功能丰富的双核ARM®Cortex™-基于A9的处理系统（PS）和28nm Xilinx可编程逻辑（PL）。ARM Cortex-A9 CPU是PS的核心，还包括片上存储器、外部存储器接口和丰富的外围连接接口。这种高度集成、灵活且功率优化的解决方案非常适合计算密集型和性能要求高的应用。汽车系列专注于汽车应用，由Z-7010、Z-7020和Z-7030设备组成。
特色
- 每CPU 2.5 DMIPS/MHz
- CPU频率：最高667 MHz
- 相干多处理器支持
- ARMv7-A架构
- TrustZone安全
- Thumb-2指令集
- Jazelle RCT执行环境架构
- NEON媒体处理引擎
- 单精度和双精度矢量浮点单元（VFPU）
- CoreSight公司™ 技术和程序跟踪宏单元（PTM）
- 计时器和中断
- 三个看门狗定时器
- 一个全局计时器
- 两个三重定时器计数器
- 缓存
- 32 KB 1级4路集合关联指令和数据缓存（每个CPU独立）
- 512 KB 8路集关联2级缓存（在CPU之间共享）
- 字节奇偶校验支持
- 片上存储器
- 片上引导ROM
- 256 KB片上RAM（OCM）
- 字节奇偶校验支持
- 外部存储器接口
- 多协议动态存储器控制器
- DDR3L、DDR3、DDR2或LPDDR2内存的16位或32位接口
- 16位模式下的ECC支持
- 1 GB的地址空间，使用8位、16位或32位宽的单列存储器
- 静态存储器接口
- 8位SRAM数据总线，最高支持64 MB
- 并行NOR闪存支持
- ONFI1.0 NAND闪存支持（1位ECC）
- 1位SPI、2位SPI、4位SPI（四位SPI）或两个四位SPI（8位）串行NOR闪存
- 8通道DMA控制器
- 内存到内存、内存到外围设备、外围设备到内存和分散收集事务支持
- I/O外围设备和接口
- 两个10/100/1000三速以太网MAC外围设备，支持IEEE Std 802.3和IEEE Std 1588 2.0版
- 分散收集DMA功能
- 识别1588 rev.2 PTP帧
- GMII和RGMII接口
- 两个USB 2.0 OTG外围设备，每个支持多达12个端点
- USB 2.0兼容设备IP核
- 随时随地支持高速、全速和低速模式
- Intel EHCI兼容USB主机
- 8位ULPI外部PHY接口
- 两个完全符合CAN 2.0B的CAN总线接口
- 符合CAN 2.0-A、CAN 2.0-B和ISO 118981-1标准
- 外部PHY接口
- 两个SD/SDIO 2.0/MMC3.31兼容控制器
- 两个全双工SPI端口，三个外围芯片选择
- 两个高速UART（最高1 Mb/s）
- 两个主I2C接口和从I2C接口
- 具有四个32位存储体的GPIO，其中最多54位可用于PS I/O（一个32b存储体和一个22b存储），最多64位（最多两个32b的存储体）连接到可编程逻辑（PL）
- 多达54个灵活的多路I/O（MIO），用于外围引脚分配
- 互连
- PS内部以及PS和PL之间的高带宽连接
- 基于ARM AMBA AXI
- 关键主机上的QoS支持，用于延迟和带宽控制
- 可编程逻辑（PL）
- 可配置逻辑块（CLB）
- 查找表（LUT）
- 人字拖鞋
- 级联加法器
- 36 Kb块RAM
- 真正的双端口
- 高达72位宽
- 可配置为双18 kb
- 数字信号处理
- 18 x 25有符号乘法
- 48位加法器/累加器
- 25位前置加法器
- 可编程I/O块
- 支持LVCMOS、LVDS和SSTL
- 1.2V至3.3V I/O
- 可编程I/O延迟和SerDes
- JTAG边界扫描
- IEEE标准1149.1兼容测试接口
- 两个12位模数转换器
- 片上电压和温度传感
- 多达17个外部差分输入通道
- 每秒一百万个样本的最大转换率
- 汽车温度范围
- I级：Tj=-40°C至+100°C
- Q级：Tj=-40°C至+125°C
- 汽车标准
- AEC-Q100资格（除AEC-Q1100资格外，可根据要求提供）
- 生产件批准程序（PPAP）文件
- 串行收发器
- 最多4个接收器和发射器
- 支持高达6.6 Gb/s的数据速率
- PCI Express®块
- 根复合体和端点配置
- 最高支持Gen2速度
- 最多支持4条车道
