Virtex II Pro和Virtex II ProX系列包含平台FPGA，用于基于IP核和定制模块的设计。该系列在Virtex II Pro系列FPGA架构中集成了千兆收发器和PowerPC CPU块。它为电信、无线、网络、视频和DSP应用提供了完整的解决方案。
领先的0.13µm CMOS九层铜工艺和Virtex II Pro架构经过优化，可用于各种密度的高性能设计。Virtex II Pro系列结合了多种灵活功能和IP核，增强了可编程逻辑设计能力，是屏蔽编程门阵列的强大替代品。
特征
本节简要介绍Virtex II Pro/Virtex II Pro X功能。有关更多详细信息，请参阅Virtex II Pro和Virtex II ProX平台FPGA：功能描述。
RocketIO/RocketIO X MGT核心
RocketIO和RocketIO X多千兆收发器是灵活的并行到串行和串行到并行嵌入式收发器核心，用于总线、背板或其他子系统之间的高带宽互连。FPGA中的多个用户实例化是可能的，提供高达100 Gb/s（RocketIO）或170 Gb/s（Rocket IO X）的全双工原始数据传输。每个通道可以以3.125 Gb/s（RocketIO）或6.25 Gb/s（RocketIO X）的最大数据传输速率运行。每个RocketIO或RocketIO X核心实现以下技术：
•串行化器和反序列化器（SERDES）
•单片时钟合成和时钟恢复（CDR）
•10千兆连接单元接口（XAUI）光纤通道（3.1875 Gb/s XAUI）、Infiniband、PCI Express、Aurora、SXI-5（SFI-5、/SPI-5）和OC-48兼容性（1）
•8/16/32位（RocketIO）或8/16/32/64位（Rocket IO X）可选FPGA接口
•8B/10B（RocketIO）或8B/10A和64B/66B（Rocket IO X）编码器和解码器，每个通道上有旁路选项
•信道绑定支持（2到20个信道）-用于芯片间去扭和信道到信道对齐的弹性缓冲区•接收器时钟恢复容差高达75个非转换位
• 50Ω（RocketIO X）或50Ω/75Ω可选（RocketIO）片上发射和接收终端
•可编程逗号检测和单词对齐
•通过插入/删除字符匹配速率
•自动锁定参考功能
•可编程预加重支持
•每通道串行和并行发射器到接收器内部环回模式
•可选发送和接收数据反转
•循环冗余检查支持（仅限RocketIO）
特色
- 高性能平台FPGA解决方案，包括
- 多达二十个RocketIO™ 或RocketIO X嵌入式多千兆收发器（MGT）
- 最多两个IBM PowerPC™ RISC处理器块
- 基于Virtex II™ 平台FPGA技术
- 灵活的逻辑资源
- 基于SRAM的系统配置
- 主动互连技术
- 选择RAM™+ 存储器层次结构
- 专用18位x 18位乘法器块
- 高性能时钟管理电路
- 选择I/O™-超技术
- XCITE数字控制阻抗（DCI）I/O
（图片：引线/示意图）
