久芯网

GPIO在Open Drain Pull-up模式下,不能输出高电平3.3V吗?

avatar 安凯 提问时间: 2023-08-15 20:43:58 / 未解决

请教:对于STM32F103VCT,GPIO设置为Open Drain 带上拉电阻Pull-up,我的理解是GPIO经内部上拉电阻接到了VDD,GPIO可以输出高电平VDD的。但是,我用万用表测试引脚电平,高电平只输出1.4V左右,低电平输出0v。在PUSH-PULL模式下,万用表可以检测到引脚输出3.3V的高电平。Open Drain模式下,GPIO不能输出VDD=3.3V,原因是什么?我对Pull-up的理解是否正确?

恳请明白人给予解答,十分感谢!

5个回答
  • avatar wudianjun2001
    回答时间: 2023-08-15 21:10:20

    开漏就没有上下拉了吧

  • avatar 安凯
    回答时间: 2023-08-15 21:42:56
    wudianjun2001 发表于 2021-12-3 12:15
    开漏就没有上下拉了吧

    谢谢你的回答!在CubeMX中,开漏输出还有一个选项Output pull-up,即是否有上拉。

  • avatar STMWoodData
    回答时间: 2023-08-15 22:12:47

    Pull-up是上拉输入的。可以看下文档的GPIO结构部分。

  • avatar 安凯
    回答时间: 2023-08-15 22:40:48
    STMWoodData 发表于 2021-12-3 17:13
    Pull-up是上拉输入的。可以看下文档的GPIO结构部分。

    谢谢你的回答。在STM32CubeMX中设置GPIO时,开漏输出模式下还有一个PULL-UP,这个pull-up什么意思?

  • avatar yundm
    回答时间: 2023-08-15 23:02:57

    你的理解是对的,原理上可以输出高电平 用示波器试试。 猜测原因之一也许与万用表的输入阻抗有关

会员中心 微信客服
客服
回到顶部