ABT16833由两个非反相8位到9位奇偶校验总线收发器组成，设计用于数据总线之间的通信。对于每个收发器，当数据从A总线传输到B总线时，产生一个奇数奇偶校验位，并在奇偶校验I/O引脚（1PARITY或2PARITY）上输出。当数据从B总线传输到A总线时，1PARITY（或2PARITY）被配置为输入，并且如果未检测到奇数奇偶校验，则与B输入数据组合以生成有效低错误标志。
错误（1或2）输出配置为开路集电极输出。在时钟（1CLK或2CLK）输入从低到高转变时，B到A奇偶校验错误标志被计时为1（或2）。通过将清除（1或2）输入设为低，清除（设置为高）1（或2）。
输出启用（和）输入可用于禁用设备，以便有效隔离总线。当两个和都为低电平时，数据从A总线传输到B总线，并产生反相奇偶校验。反转奇偶校验是一种强制错误条件，它为设计者提供了更多的系统诊断能力。
为确保通电或断电期间的高阻抗状态，应通过上拉电阻器连接到VCC；电阻器的最小值由驱动器的电流吸收能力确定。
SN54ABT16833的特点是在-55°C至125°C的全军事温度范围内工作。SN74ABT16833DL的工作温度为-40°C至85°C。
特色
- 德州仪器WidebusTM系列的成员
- 最先进的EPIC-IIBTM BiCMOS设计显著降低功耗
- 根据JEDEC标准JESD-17，锁存性能超过500 mA
- VCC=5 V，TA=25°C时，典型VOLP（输出接地弹跳）<1 V
- 分布式VCC和GND引脚配置最小化高速开关噪声
- 流程式架构优化PCB布局
- 高驱动输出（-32 mA IOH，64 mA IOL）
- 奇偶校验发生器/校验器的奇偶校验错误标志
- 奇偶校验错误标志存储寄存器
- 包装选项包括塑料300密耳收缩小外形（DL）和薄收缩小轮廓（DGG）包装以及380密耳细间距陶瓷扁平（WD）包装，中心间距为25密耳
