SN74ALVCH16973DL

该设备包含四个独立的非反相缓冲器、一个8位非反相总线收发器和D型锁存器，设计用于1.65-V至3.6V VCC操作。

SN74ALVCH16973DL特别适用于将地址/数据总线解复用为专用地址总线和专用数据总线。该设备用于A和B数据总线之间的异步双向通信，地址信号在Q总线上被锁存和缓冲。控制功能的实现使外部定时要求最小化。

该设备可用作一个4位缓冲器、一个8位收发器和一个8比特锁存器。它允许从A总线到B总线或从B总线到A总线的数据传输，这取决于方向控制（DIR）输入的逻辑电平。收发器输出启用（TOE）\输入可用于禁用收发器，以便有效隔离A和B总线。

当锁存使能（LE）输入为高时，Q输出跟随数据（A）输入。当LE为低电平时，Q输出锁存在A输入设置的电平。锁存器输出使能（LOE）\输入可用于将九个Q输出置于正常逻辑状态（高或低逻辑电平）或高阻抗状态。在高阻抗状态下，Q输出既不驱动也不显著负载总线。LOE\不会影响锁存器的内部操作。当Q输出处于高阻抗状态时，可以保留旧数据或输入新数据。

为确保通电或断电期间的高阻抗状态，LOE\和TOE\应通过上拉电阻器连接到VCC；电阻器的最小值由驱动器的电流吸收能力确定。

四个独立的非反相缓冲区执行布尔函数Y=D，与DIR、TOE\、LE和LOE\的状态无关。

A、B I/O和D输入具有总线保持电路。主动总线保持电路将未使用或未驱动的数据输入保持在有效逻辑状态。不建议在总线保持电路中使用上拉或下拉电阻器。

特色