AD9763/AD9765/AD9767-EBZ已被优化用于处理通信应用中的I和Q数据。数字接口由两个双缓冲锁存器和控制逻辑组成。单独的写入输入允许数据彼此独立地写入两个DAC端口。单独的时钟控制DAC的更新速率。
模式控制引脚允许AD9763/AD9765/AD9767-EBZ连接到两个单独的数据端口，或连接到单个交织高速数据端口。在交织模式下，输入数据流被解复用为其原始I和Q数据，然后被锁存。然后由两个DAC转换I和Q数据，并以输入数据速率的一半进行更新。
GAINCTRL引脚允许两种模式设置两个DAC的满量程电流（IOUTFS）。每个DAC的IOUTFS可以使用两个外部电阻器独立设置，或者两个DAC的IOOTFS可以使用单个外部电阻器设置。有关此功能的重要日期代码信息，请参阅增益控制模式部分。
DAC利用分段电流源架构与专有开关技术相结合，以减少故障能量并最大化动态精度。每个DAC提供不同的电流输出，从而支持单端或差分应用。AD9763、AD9765或AD9767-EBZ的两个DAC可同时更新，并可提供20 mA的标称满量程电流。每个DAC之间的满量程电流匹配在0.1%以内。
AD9763/AD9765/AD9767-EBZ采用先进的低成本CMOS工艺制造。它们在3.3 V至5 V的单电源下工作，消耗380 mW的功率。
产品亮点
特色
- 10-/12-1/14位双传输数模转换器（DAC）
- 125 MSPS更新率
- 卓越的SFDR至Nyquist@5 MHz输出：75 dBc
- 卓越的增益和偏移匹配：0.1%
- 完全独立或单电阻增益控制
- 双端口或交错数据
- 片上1.2 V参考电压
- 5 V或3.3 V操作
- 功耗：380 mW@5 V
- 断电模式：50 mW@5 V
- 48导联LQFP
应用
- 通信
- 基站
- 数字合成
- 正交调制
- 3D超声
（图片：引出线）
