特色
- 哈佛架构-并行数据和代码访问
- 三级管道
- 32位宽指令和数据总线
- 32位ALU
- 24位寻址(16MB线性地址空间)
- 带内部滤波器的锁相环(IPL)倍频器
- 1MHz内部RC振荡器,精度+/-1.3%
- 4-20MHz振幅控制穿孔振荡器
- 内部COP(看门狗)模块
- 具有10位分辨率的模数转换器(ADC)
- 串行外围接口(SPI)模块
- 串行通信接口模块,具有与内部LIN物理层收发器的接口
- 片上LIN物理层收发器完全符合LIN 2.2标准
- 6通道定时器模块(TIM0),带输入捕获/输出比较
- 2通道定时器模块(TIM1),带输入捕获/输出比较
- 8通道脉宽调制模块(PWM)
- 片上电压调节器(VREG)
- 自主周期中断(API),支持从停止模式循环唤醒
- 支持25mA驱动强度至VSSX的引脚
- 引脚支持来自VDDX(EVDD)的20mA驱动强度