介绍
继极为成功的第一代Cyclone®器件系列之后,Altera®Cyclone II FPGA将低成本FPGA密度范围扩展到68416个逻辑元件(LE),并提供多达622个可用I/O引脚和多达1.1 Mbits的嵌入式内存。Cyclone II FPGA使用台积电的90纳米低k电介质工艺在300毫米晶圆上制造,以确保快速可用性和低成本。通过最小化硅面积,Cyclone II设备可以在单个芯片上支持复杂的数字系统,其成本与ASIC不相上下。不同于其他FPGA供应商,Altera的最新一代低成本FPGA Cyclone II FPGA在功耗和性能方面都有所妥协,其性能提高了60%,功耗是竞争对手90 nm FPGA的一半。Cyclone II FPGA的低成本和优化功能集使其成为各种汽车、消费者、通信、视频处理、测试和测量以及其他终端市场解决方案的理想解决方案。www.alter.com上的参考设计、系统图和IP可帮助您使用Cyclone II FPGA快速开发完整的终端市场解决方案。
特征
■ 具有4608至68416 LE的高密度架构
● M4K嵌入式内存块
● 在不减少可用逻辑的情况下,最多可使用1.1 Mbits的RAM
● 每个块4096个存储器位(每个块4608个位,包括512个奇偶校验位)
● ×1、×2、×4、×8、×9、×16、×18、×32和×36的可变端口配置
● ×1、×2、×4、×8、×9、×16和×18模式的真双端口(一读一写、两读或两写)操作
● 字节启用写入期间的数据输入屏蔽
● 工作频率高达260 MHz
■ 嵌入式乘数
● 多达150个18×18位乘法器可配置为两个独立的9×9位乘法器,性能高达250 MHz
● 可选输入和输出寄存器
■ 高级I/O支持
● 高速差分I/O标准支持,包括LVDS、RSDS、迷你LVDS、LVPECL、差分HSTL和差分SSTL
● 单端I/O标准支持,包括2.5-V和1.8-V、SSTL I和II级、1.8-V和1.5-V HSTL I和III级、3.3-V PCI和PCI-X 1.0、3.3-、2.5-、1.8-和1.5-V LVCMOS以及3.3-、2.5和1.8-VLVTTL
● 外围组件互连特殊兴趣组(PCI SIG)PCI本地总线规范,3.0版,适用于32位或64位接口在33或66 MHz下的3.3V操作
● 具有外部TI PHY和Altera PCI Express×1 Megacore®功能的PCI Express
● 133 MHz PCI-X 1.0规格兼容性
● 高速外部存储器支持,包括DDR、DDR2和SDR SDRAM,以及内置Altera IP MegaCore功能支持的QDRII SRAM,便于使用
● 每个I/O元件(IOE)有三个专用寄存器:一个输入寄存器、一个输出寄存器和一个输出启用寄存器
● 可编程总线保持功能
● 可编程输出驱动强度功能
● 从引脚到IOE或逻辑阵列的可编程延迟
● 用于唯一VCCIO和/或VREF组设置的I/O组分组
● 多电压™ 1.5、1.8、2.5和3.3英寸接口的I/O标准支持
●热插拔操作支持
● 配置之前和配置期间,I/O引脚上具有弱上拉的三态
● 可编程漏极开路输出
● 系列片上终端支持
■ 灵活的时钟管理电路
● 分层时钟网络,性能高达402.5MHz
● 每个设备最多四个PLL提供时钟乘法和除法、相移、可编程占空比和外部时钟输出,允许系统级时钟管理和偏斜控制
● 全球时钟网络中多达16条全球时钟线,可驱动整个设备
■ 设备配置
● 快速串行配置允许配置时间小于100毫秒
● 解压缩功能允许更小的编程文件存储和更快的配置时间
● 支持多种配置模式:主动串行、被动串行和基于JTAG的配置
● 支持通过低成本串行配置设备进行配置
● 设备配置支持多种电压(3.3、2.5或1.8 V)
■ 知识产权
● Altera megafunction和Altera MegaCore功能支持,以及Altera Megafunctions合作伙伴计划(AMPPSM)megafunction支持,用于广泛的嵌入式处理器、片上和片外接口、外围功能、DSP功能以及通信功能和协议。访问www.Altera.com上的Altera IPMegaStore下载IP MegaCore功能。
● Nios II嵌入式处理器支持
特色
Cyclone II设备系列具有以下功能:
■ 具有4608至68416 LE的高密度架构
● M4K嵌入式内存块
● 在不减少可用逻辑的情况下,最多可使用1.1 Mbits的RAM
● 每个块4096个存储器位(每个块4608个位,包括512个奇偶校验位)
● ×1、×2、×4、×8、×9、×16、×18、×32和×36的可变端口配置
● ×1、×2、×4、×8、×9、×16和×18模式的真双端口(一读一写、两读或两写)操作
● 字节启用写入期间的数据输入屏蔽
● 工作频率高达260 MHz
■ 嵌入式乘数
● 多达150个18×18位乘法器可配置为两个独立的9×9位乘法器,性能高达250 MHz
● 可选输入和输出寄存器