特征
•高性能
-所有引脚上的5 ns引脚到引脚逻辑延迟
-fCNT至125 MHz
•大密度范围
-36至288个宏小区，具有800至6400个可用门
•5V系统内可编程
-10000个编程/擦除周期的耐久性
-在整个商用电压和温度范围内编程/擦除
•增强的引脚锁定架构
•灵活的36V18功能块
-90个产品术语驱动功能块内18个宏单元中的任何或全部
-全局和产品术语时钟、输出启用、设置和重置信号
-广泛的IEEE Std 1149.1边界扫描（JTAG）支持
-每个宏小区中的可编程功率降低模式
-单个输出的回转率控制
-用户可编程接地引脚功能
-用于设计保护的扩展模式安全功能
-高驱动24 mA输出
-3.3V或5V I/O能力
-高级CMOS 5V FastFLASH™ 技术
-支持多个XC9500设备的并行编程
描述
XC9500 CPLD系列为高性能通用逻辑集成提供了先进的系统编程和测试功能。所有设备在系统中可编程，至少可编程10000个编程/擦除周期。所有家庭成员还包括广泛的IEEE 1149.1（JTAG）边界扫描支持。
如表1所示，XC9500器件的逻辑密度范围从800到6400个可用门，分别具有36到288个寄存器。表2显示了多个封装选项和相关的I/O容量。XC9500系列是完全引脚兼容的，允许在给定封装尺寸内跨多个密度选项轻松进行设计迁移。
XC9500体系结构功能满足了系统内可编程性的要求。增强的引脚锁定功能避免了昂贵的电路板返工。扩展的JTAG指令集允许对编程模式和系统内调试进行版本控制。整个设备操作范围内的系统内编程和最少10000个编程/擦除周期提供了无忧的重新配置和系统现场升级。
先进的系统功能包括输出转换速率控制和用户可编程接地引脚，以帮助降低系统噪声。I/O可配置为3.3V或5V操作。所有输出提供24 mA驱动。
特色
- 144个宏小区，3200个可用门
- 可提供小型封装
- 100引脚TQFP（81个用户I/O引脚）
- 144引脚TQFP（117个用户I/O引脚）
- 144引脚CSP（117个用户I/O引脚）
- 针对高性能2.5V系统进行了优化
- 低功率运行
- 多电压运行
- 高级系统功能
- 系统内可编程
- 两个独立的输出组
- 通过快速连接实现卓越的引脚锁定和可布线性™ II开关矩阵
- 超宽54输入功能块
- 每个宏小区最多90个产品术语，具有单独的产品术语分配
- 具有三个全局和一个乘积项时钟的本地时钟反转
- 每个输出引脚的单独输出启用
- 所有用户和边界扫描引脚输入上的输入滞后
- 所有用户引脚输入上的总线保持电路
- 完整IEEE标准1149.1边界扫描（JTAG）
- 快速并行编程
- 单个输出的回转率控制
- 增强的数据安全功能
- 卓越的质量和可靠性
- 20年数据保留期
- ESD保护超过2000V
