德州仪器数字信号处理器是微处理器，其架构针对数字信号处理的操作需求进行了优化。
特色
- 高性能、低功耗、定点TMS320C55x数字信号处理器（DSP）
- 3.33/5-ns指令周期时间
- 300-/200MHz时钟速率
- 16K字节指令缓存（I-Cache）
- 每个周期执行一条/两条指令
- 双乘法器[高达每秒6亿次乘法累加（MMACS）]
- 两个算术/逻辑单元（ALU）
- 一条程序总线、三条内部数据/操作数读取总线和两条内部数据和操作数写入总线
- 指令缓存（16K字节）
- 32K x 16位片上RAM，由8块4K×16位双存取RAM（DARAM）（64K字节）组成
- 16K×16位单等待状态片上ROM（32K字节）
- 8M×16位最大可寻址外部存储空间
- 32位外部并行总线存储器，支持具有通用输入/输出（GPIO）功能和无胶接口的外部存储器接口（EMIF）：
- 异步静态RAM（SRAM）
- 异步EPROM
- 同步DRAM（SDRAM）
- 同步突发RAM（SBRAM）
- 仿真/调试跟踪功能保存最后16个程序计数器（PC）中断和最后32个PC值
- 六个器件功能域的可编程低功耗控制
- 片上外围设备
- 六通道直接存储器存取（DMA）控制器
- 三个多通道缓冲串行端口（McBSP）
- 可编程模拟锁相环（APLL）时钟发生器
- 通用I/O（GPIO）引脚和专用输出引脚（XF）
- 8位/16位并行主机端口接口（HPI）
- 四个计时器
- 两个64位通用定时器
- 64位可编程看门狗定时器
- 64位DSP/BIOS计数器
- 内部集成电路（I2C）接口
- 通用异步收发器（UART）
- 基于片上扫描的仿真逻辑
- IEEE标准1149.1（1）（JTAG）边界扫描逻辑
- 包装：
- 176端子LQFP（薄型四扁平封装）（PGF后缀）
- 201终端MicroStar BGA（球栅阵列）（GZZ和ZZZ后缀）
- 3.3V I/O电源电压
- 1.26-V核心电源电压
