Mercury设备将高速差分收发器和CDR支持与速度优化的PLD架构集成在一起。这些收发器通过HSDI中的专用串行器、解串器和时钟恢复电路来实现,并包含对LVDS、LVPECL和3.3-V PCML I/O标准的支持。这种电路,加上增强的I/O元件(IOE)和对众多I/O标准的支持,使Mercury设备能够满足高速接口要求。
Mercury器件是首个针对核心性能进行优化的PLD。这些基于LUT的增强型存储器设备使用快速路由资源网络来实现最佳性能。这些资源非常适合数据路径、寄存器密集型、数学、数字信号处理(DSP)或通信设计。
特色
系统级功能
–多达四个通用锁相环(PLL),具有可编程乘法和延迟移位
–多达12个PLL输出端口
–专用乘法器电路,用于高速实现高达16×16的有符号或无符号乘法
–用于实现内存功能的嵌入式系统块(ESB),包括四端口RAM、真正的双端口RAM、先进先出(FIFO)缓冲区和内容可寻址存储器(CAM)
–每个ESB包含4096位,可拆分并用作两个2048位单向双端口RAM块




