基于EEPROM的高性能可编程逻辑器件
（PLD）基于第二代MAX®架构
■ 5.0-V内置系统可编程性（ISP）
IEEE标准1149.1联合测试行动组（JTAG）接口
MAX 7000S设备
–ISP电路与IEEE标准1532兼容
■ 包括5.0-V MAX 7000设备和基于5.0-V ISP的MAX 7000S
设备
■ MAX 7000S内置JTAG边界扫描测试（BST）电路
具有128个或更多宏小区的设备
特色
■ 基于第二代多阵列矩阵（MAX®）架构的高性能2.5V CMOS EEPROM可编程逻辑器件（PLD）（见表1）
–引脚与流行的5.0 V MAX 7000S和3.3 V MAX 7000A设备系列兼容
–高密度PLD，可用门电路范围从600到10000
–3.5ns管脚到管脚逻辑延迟，计数器频率超过303.0 MHz
■ 高级2.5V系统内可编程性（ISP）
–通过内置的IEEE标准1149.1联合测试行动组（JTAG）接口进行程序，具有先进的引脚锁定功能
–增强的ISP算法可加快编程速度
–ISP_Done位，确保完整编程
–在系统内编程期间，上拉I/O引脚上的电阻器
–ISP电路符合IEEE标准1532
