TMS320C6748EZWTD4E固定和浮点DSP是基于C674x DSP内核的低功耗应用处理器。该DSP提供的功率明显低于TMS320C6000 DSP平台的其他成员。
该设备使原始设备制造商(OEM)和原始设计制造商(ODM)能够通过充分集成的混合处理器解决方案的最大灵活性,快速将具有强大操作系统、丰富用户界面和高处理器性能的设备推向市场。
设备DSP核心使用基于2级缓存的架构。一级程序缓存(L1P)是一个32KB的直接映射缓存,而一级数据缓存(L1D)则是一个32-KB的双向集合关联缓存。2级程序缓存(L2P)由256-KB的内存空间组成,该内存空间在程序和数据空间之间共享。二级内存可以配置为映射内存、缓存或两者的组合。虽然系统中的其他主机可以访问DSP L2,但其他主机可以使用额外的128KB RAM共享内存,而不会影响DSP性能。
对于支持安全的设备,TI的Basic Secure Boot允许用户保护专有知识产权,并防止外部实体修改用户开发的算法。通过从基于硬件的“信任根”开始,“安全引导流确保了代码执行的良好起点。默认情况下,JTAG端口被锁定以防止仿真和调试攻击;但是,JTAG可以在应用程序开发期间的安全引导过程中启用。引导模块在外部非易失性存储器(如闪存或EEPROM)中时被加密,并被解密和验证当在安全引导期间加载时。加密和解密保护客户的IP,并允许他们安全地设置系统并使用已知的可信代码开始设备操作。
基本安全引导使用SHA-1或SHA-256以及AES-128进行引导映像验证。基本安全引导还使用AES-128进行引导映像加密。安全引导流采用多层加密方案,不仅保护引导过程,还提供安全升级引导和应用软件代码的能力。一个128位的设备专用密码密钥,只有设备知道,并使用NIST-800-22认证的随机数生成器生成,用于保护客户加密密钥。当需要更新时,客户使用加密密钥创建新的加密图像。然后,设备可以通过外部接口(如以太网)获取图像,并覆盖现有代码。有关支持的安全功能或TI的基本安全引导的更多详细信息,请参阅。
外围设备包括:10/100Mbps以太网媒体访问控制器(EMAC),带有管理数据输入/输出(MDIO)模块;一个USB2.0 OTG接口;一个USB1.1 OHCI接口;两个I2C总线接口;一个具有16个串行器和FIFO缓冲器的多通道音频串行端口(McASP);两个具有FIFO缓冲器的多通道缓冲串行端口(McBSP);具有多个芯片选择的两个串行外围接口(SPI);四个64位通用定时器,每个可配置(一个可配置为看门狗);可配置的16位主机端口接口(HPI);多达9组通用输入/输出(GPIO)引脚,每组包含16个引脚,具有可编程中断和事件生成模式,与其他外围设备复用;三个UART接口(每个带有RTS和CTS);两个增强型高分辨率脉宽调制器(eHRPWM)外围设备;三个32位增强捕获(eCAP)模块外围设备,可配置为3个捕获输入或3个APWM输出;两个外部存储器接口:异步和SDRAM外部存储器接口(EMIFA),用于较慢的存储器或外围设备;以及更高速DDR2/Mobile DDR控制器。
EMAC在设备和网络之间提供了一个有效的接口。EMAC支持10Base-T和100Base-TX,或者在半双工或全双工模式下支持10Mbps和100Mbps。此外,MDIO接口可用于PHY配置。EMAC支持MII和RMII接口。
串行ATA(SATA)控制器为大容量数据存储设备提供高速接口。SATA控制器同时支持SATA I(1.5 Gbps)和SATA II(3.0 Gbps)。
通用并行端口(uPP)为许多类型的数据转换器、FPGA或其他并行设备提供高速接口。uPP支持两个通道上8至16位之间的可编程数据宽度。支持单数据速率和双数据速率传输以及START、ENABLE和WAIT信号,为各种数据转换器提供控制。
视频端口接口(VPIF)提供了灵活的视频I/O端口。
丰富的外围设备集提供了控制外部外围设备和与外部处理器通信的能力。有关每个外围设备的详细信息,请参阅本文档中的相关章节和相关的外围设备参考指南。
该设备具有一套完整的DSP开发工具。这些工具包括C编译器、简化编程和调度的DSP程序集优化器,以及用于查看源代码执行的Windows调试器界面。
特色
- 375和456 MHz C674x固定和浮点VLIW DSP
 - C674x指令集功能
     
- C67x+和C64x+ISA的超级集合
 - 最高3648 MIPS和2746 MFLOPS
 - 可寻址字节(8位、16位、32位和64位数据)
 - 8位溢出保护
 - 位字段提取,设置,清除
 - 标准化、饱和、位计数
 - 精简16位指令
 
 - C674x两级高速缓存存储器体系结构
     
- 32KB的L1P程序RAM/缓存
 - 32KB的L1D数据RAM/缓存
 - 256KB的二级统一映射RAM/缓存
 - 灵活的RAM/缓存分区(L1和L2)
 
 - 增强型直接存储器访问控制器3(EDMA3):
     
- 2信道控制器
 - 3个传输控制器
 - 64个独立DMA信道
 - 16个快速DMA通道
 - 可编程传输突发大小
 
 - TMS320C674x浮点VLIW DSP内核
     
- 具有不一致支持的负载存储体系结构
 - 64个通用寄存器(32位)
 - 六个ALU(32位和40位)功能单元
       
- 支持32位整数、SP(IEEE单精度/32位)和DP(IEEE双精度/64位)浮点
 - 每个时钟最多支持四个SP添加,每两个时钟支持四个DP添加
 - 每个周期最多支持两个浮点(SP或DP)倒数近似(RCPxP)和平方根倒数近似(RSQRxP)操作
 
 - 两个乘法功能单元:
       
- 混合精度IEEE浮点乘法最多支持:
         
- 2 SP×SP→ 每时钟SP
 - 2 SP×SP→ DP每两个时钟
 - 2 SP×DP→ DP每三个时钟
 - 2 DP×DP→ DP每四个时钟
 
 - 定点乘法支持每个时钟周期两个32×32位乘法、四个16×16位乘法或八个8×8位乘法以及复数乘法
 
 - 混合精度IEEE浮点乘法最多支持:
         
 - 指令打包减少代码大小
 - 所有有条件的指令
 - 模环操作的硬件支持
 - 保护模式操作
 - 错误检测和程序重定向的异常支持
 
 - 软件支持
     
- 钛长石
 - 芯片支持库和DSP库
 
 - 128KB RAM共享内存
 - 1.8V或3.3V LVCMOS I/O(USB和DDR2接口除外)
 - 两个外部存储器接口:
     
- 埃米法
       
- NOR(8位或16位宽数据)
 - NAND(8位或16位宽数据)
 - 具有128-MB地址空间的16位SDRAM
 
 - DDR2/移动DDR内存控制器,具有以下功能之一:
       
- 具有256-MB地址空间的16位DDR2 SDRAM
 - 具有256-MB地址空间的16位mDDR SDRAM
 
 
 - 埃米法
       
 - 三个可配置的16550型UART模块:
     
- 带调制解调器控制信号
 - 16字节FIFO
 - 16x或13x过采样选项
 
 - LCD控制器
 - 两个串行外围接口(SPI),每个都有多个芯片选择
 - 具有安全数据I/O(SDIO)接口的两个多媒体卡(MMC)/安全数字(SD)卡接口
 - 两个主从集成电路
(I2C总线) - 一个主机端口接口(HPI),具有16位宽多路复用地址和数据总线,用于高带宽
 - 可编程实时单元子系统(PRUSS)
     
- 两个独立的可编程实时单元(PRU)内核
       
- 32位加载存储RISC架构
 - 每核4KB指令RAM
 - 每个内核512字节的数据RAM
 - 可通过软件禁用PRUSS以节省电力
 - 除了PRU核心的正常R31输出之外,每个PRU的寄存器30从子系统输出。
 
 - 标准电源管理机制
       
- 时钟门控
 - 单个PSC时钟门控域下的整个子系统
 
 - 专用中断控制器
 - 专用交换中心资源
 
 - 两个独立的可编程实时单元(PRU)内核
       
 - USB 1.1 OHCI(主机),带集成PHY(USB1)
 - USB 2.0 OTG端口,集成PHY(USB0)
     
- USB 2.0高速和全速客户端
 - USB 2.0高速、全速和低速主机
 - 终点0(控制)
 - 端点1、2、3和4(控制、批量、中断或ISOC)RX和TX
 
 - 一个多通道音频串行端口(McASP):
     
- 两个时钟区和16个串行数据引脚
 - 支持TDM、I2S和类似格式
 - 支持DIT
 - 用于发送和接收的FIFO缓冲器
 
 - 两个多通道缓冲串行端口(McBSP):
     
- 支持TDM、I2S和类似格式
 - AC97音频编解码器接口
 - 电信接口(ST总线,H100)
 - 128信道TDM
 - 用于发送和接收的FIFO缓冲器
 
 - 10/100 Mbps以太网MAC(EMAC):
     
- 符合IEEE 802.3
 - MII媒体独立接口
 - RMII精简媒体无关接口
 - 管理数据I/O(MDIO)模块
 
 - 视频端口接口(VPIF):
     
- 两个8位SD(BT.656)、单个16位或单个原始(8位、10位和12位)视频捕获通道
 - 两个8位SD(BT.656),单个16位视频显示通道
 
 - 通用并行端口(uPP):
     
- FPGA和数据转换器的高速并行接口
 - 两个通道上的数据宽度均为8至16位非独占
 - 单数据速率或双数据速率传输
 - 支持具有启动、启用和等待控制的多个接口
 
 - 串行ATA(SATA)控制器:
     
- 支持SATA I(1.5 Gbps)和SATA II
(3.0 Gbps) - 支持所有SATA电源管理功能
 - 硬件辅助本机命令排队(NCQ),最多32个条目
 - 支持端口乘法器和基于命令的切换
 
 - 支持SATA I(1.5 Gbps)和SATA II
 - 带32 kHz振荡器和独立电源轨的实时时钟(RTC)
 - 三个64位通用定时器(每个可配置为两个32位定时器)
 - 一个64位通用或看门狗定时器(可配置为两个32位通用定时器)
 - 两个增强型高分辨率脉宽调制器(eHRPWM):
     
- 具有周期和频率控制的专用16位时基计数器
 - 6个单边缘输出、6个双边缘对称输出或3个双边缘不对称输出
 - 死区生成
 - 高频载波PWM斩波
 - 跳闸区输入
 
 - 三个32位增强捕获(eCAP)模块:
     
- 可配置为3个捕获输入或3个辅助脉宽调制器(APWM)输出
 - 单次拍摄最多四个事件时间戳
 
 - 包装:
     
- 361球无铅塑料球栅阵列(PBGA)[ZCE后缀],0.65mm球距
 - 361球无铅PBGA[ZWT后缀],
0.80-mm球距 
 - 商业、扩展或工业温度
 
 
  














