DM385和DM388AARD21达芬奇数字媒体处理器是一个高度集成、经济高效、低功耗的可编程平台，利用TI的达芬奇处理器技术满足高清视频会议的处理需求-Skype端点、IP网络摄像头、数字标牌、媒体播放器和适配器、移动医疗成像、网络投影仪、家庭音频和视频设备、，以及SD、HD和4K x 2K分辨率的类似设备。该设备的可编程高清视频图像处理器支持1080p60的实时H.264BP/MP/HP视频编码或解码。所包含的同类最佳H.264编码器在所有条件下都能以尽可能低的比特率提供高质量的视频编码，从而将宝贵的存储空间降至最低。此外，该设备还支持其他视频编解码器，如MJPEG、MPEG-2和MPEG-4。该设备提供全套视频预处理和后处理功能，以确保最佳视频质量。该设备的低功耗和高性能使其特别适合于便携式和汽车应用。DM388AARD21独特地能够运行TI的第四代运动补偿噪声滤波技术。
该设备使原始设备制造商（OEM）和原始设计制造商（ODM）能够通过完全集成的混合处理器解决方案的最大灵活性，快速将具有强大操作系统支持、丰富用户界面和高处理性能的设备推向市场。该设备还将可编程视频和音频处理与高度集成的外围设备相结合。
设备处理器包括高清晰度视频和成像协处理器2（HDVICP2），用于为常见的视频和成像算法卸载许多视频和成像处理任务。可编程性由ARM Cortex-A8 RISC CPU和NEON扩展以及高清视频和图像协处理器提供。ARM允许开发人员将控制功能从协处理器上编程的A/V算法中分离出来，从而降低了系统软件的复杂性。带有NEON浮点扩展的ARM Cortex-A8 32位RISC处理器包括：32KB的指令缓存；32KB的数据缓存；256KB带ECC的二级缓存；48KB的引导ROM；以及64KB的RAM。
丰富的外围设备集提供了控制外部外围设备和与外部处理器通信的能力。有关每个外围设备的详细信息，请参阅本文档中的相关章节和相关的外围设备参考指南。外围设备包括：高清视频处理子系统；双端口千兆以太网MAC（10/100/1000 Mbps）（以太网交换机），MII/RMI/GMII/RGMII和MDIO接口支持IEEE 1588时间戳和工业以太网协议；两个USB端口，集成2.0 PHY；PCIe x1 GEN2兼容接口；两个串行器McASP音频串行端口（带DIT模式）；三个UART，支持IrDA和CIR；四个SPI串行接口；CSI2串行连接；三个MMC/SD/SDIO串行接口；四个I2C主从接口；并行摄像机接口（CAM）；多达125个通用I/O（GPIO）；八个32位通用定时器；系统看门狗定时器；DDR2/DDR3/DDR3L SDRAM接口；灵活的8位或16位异步存储器接口；旋转锁；和邮箱。
此外，TI还为ARM提供了一套完整的开发工具，包括C编译器和Microsoft Windows调试器界面，以查看源代码执行情况。
特色
- 高性能达芬奇数字媒体处理器
- 高达1000 MHzARM Cortex-A8 RISC处理器
- 多达2000个ARM Cortex-A8 MIPS
- ARM Cortex-A8内核
- ARMv7体系结构
- 有序、双问题、超标量处理器内核
- NEON多媒体架构
- 支持整数和浮点
- Jazelle RCT执行环境
- ARMv7体系结构
- ARM Cortex-A8内存架构
- 32KB的指令和数据缓存
- 256KB带ECC的二级缓存
- 64KB RAM，48KB引导ROM
- 256KB片上存储器控制器（OCMC）RAM
- 成像子系统（ISS）
- 摄像头传感器连接
- Raw（最多16位）和BT.656/BT.1120（8位或16位）的并行连接
- CSI2串行连接
- 图像传感器接口（ISIF），用于处理来自摄像机传感器的图像和视频数据
- 用于摄像机传感器、ISIF、IPIPE和DRAM之间的图像和视频数据连接的图像管道接口（IPIPEIF）
- 用于实时图像和视频处理的图像管道（IPIPE）
- 调整大小器
- 将图像和视频大小从1/16倍调整为8倍
- 同时生成两个不同的调整大小输出
- 硬件3A引擎（H3A），用于生成3A（AE、AWB和AF）控制的密钥统计信息
- 摄像头传感器连接
- 面部检测（FD）引擎
- 每帧最多35个人脸的硬件人脸检测
- 可编程高清视频图像协处理（HDVICP v2）引擎
- 编码、解码、转码操作
- H.264 BP/MP/HP、MPEG-2、VC-1、MPEG-4 SP/ASP、JPEG/MJPEG
- 第四代运动补偿噪声滤波器（仅限DM388）
- 媒体控制器
- 控制HDVPSS、HDVICP2和ISS
- 持久性
- ARM指令和数据–Little Endian
- 高清视频处理子系统（HDVPSS）
- 两个165 MHz高清视频捕获输入
- 一个16位或24位输入，可拆分为双8位SD捕获端口
- 一个8位、16位或24位HD输入和8位SD输入捕获端口
- 两个165 MHz高清视频显示输出
- 一个16、24或30位和一个16或24位输出
- 组件HD模拟输出
- 复合模拟输出
- 带集成PHY的数字HDMI 1.3发射机
- 高级视频处理功能，如扫描、格式和速率转换
- 三个图形层和合成器
- 两个165 MHz高清视频捕获输入
- 32位DDR2、DDR3和DDR3L SDRAM接口
- DDR3支持最高400 MHz的DDR2533 MHz，DDR3L支持533 MHz
- 最多两个x 16设备，2GB的总地址空间
- 动态内存管理器（DMM）
- 可编程多区存储器映射
- 实现高效的2D块访问
- 支持0°、90°、180°或270°方向的平铺对象和镜像
- 通用内存控制器（GPMC）
- 8位或16位多路复用地址和数据总线
- 512MB的总地址空间被划分为多达8个芯片选择
- NOR闪存、NAND闪存（BCH/Hamming错误代码检测）、SRAM和伪SRAM的无胶接口
- GPMC外部的错误定位模块（ELM）为NAND提供最多16位或512字节的硬件ECC
- 用于FPGA、CPLD、ASIC等接口的灵活异步协议控制
- 增强型直接存储器存取（EDMA）控制器
- 四个传输控制器
- 64个独立DMA信道
- 8个QDMA通道
- 以太网交换机，带双10、100或
1000 Mbps外部接口（EMAC软件）- 符合IEEE 802.3（仅限3.3-V I/O）
- MII/RMII/GMII/RGMII媒体独立接口
- 管理数据I/O（MDIO）模块
- 重置隔离
- IEEE 1588时间戳和工业以太网协议
- 带集成PHY的双USB 2.0端口
- USB2.0高速和全速客户端
- USB2.0高速、全速和低速主机
- 支撑端点0-15
- 一个带有集成PHY的PCI Express 2.0端口
- 支持于
- 所有DM385设备
- 启用PCIe的DM388设备
- 5.0 GT/s时的单端口1车道
- 可配置为根复合体或端点
- 支持于
- 八个32位通用定时器（定时器1–8）
- 一个系统看门狗定时器（WDT0）
- 三个可配置UART/IrDA/CIR模块
- 带调制解调器控制信号的UART0
- 最高支持3.6864 Mbps
- SIR、MIR、FIR（4.0 MBAUD）和CIR
- 四个串行外围接口（SPI）（最高48 MHz）
- 每个具有四个芯片选择
- 三个MMC/SD/SDIO串行接口（最高48 MHz）
- 最多支持1位、4位或8位模式
- 四个集成电路间（I2C总线）端口
- 两个多通道音频串行端口（McASP）
- 六个串行化器发送和接收端口
- 两个串行化器发送和接收端口
- 支持DIT的S/PDIF（所有端口）
- 四个音频跟踪逻辑（ATL）模块
- 实时时钟（RTC）
- 一次性或周期性中断生成
- 最多125个通用I/O（GPIO）引脚
- 一个自旋锁模块，最多128个硬件信号
- 一个带有12个邮箱的邮箱模块
- 片上ARM ROM引导加载程序（RBL）
- 电源、重置和时钟管理
- SmartReflex技术（2b级）
- 多个独立核心功率域
- 多个独立的核心电压域
- 支持每个电压域的多个操作点
- 子系统和外围设备的时钟启用和禁用控制
- 32KB的嵌入式跟踪缓冲器（ETB）和用于调试的5引脚跟踪接口
- IEEE 1149.1（JTAG）兼容
- 609引脚无铅BGA封装（AAR后缀），0.8-mm有效间距，采用通孔通道技术降低PCB成本（0.5-mm球间距）
- 45纳米CMOS技术
- 1.8和3.3V双电压缓冲器，用于通用I/O
