TMS320C64x DSP（包括TMS320DM641AZNZ6和TMS320DM640器件）是TMS320C6000 DSP平台中性能最高的定点DSP产品。TMS320DM641AZNZ6（DM641）和TMS320DM640（DM640）设备基于德州仪器（TI）开发的第二代高性能、先进的VelociTI超长指令字（VLIW）架构（VelociTI.2），使这些DSP成为数字媒体应用的绝佳选择。C64x是C6000 DSP平台的代码兼容成员。
DM641设备在600 MHz的时钟速率下，每秒可执行多达4800万条指令（MIPS），为高性能DSP编程难题提供了经济高效的解决方案。
DM640设备在400 MHz的时钟速率下每秒可执行多达3200万条指令（MIPS），为高性能DSP编程难题提供了经济高效的解决方案。
DM641/DM640 DSP具有高速控制器的操作灵活性和阵列处理器的数字能力。C64x DSP核心处理器具有64个32位字长的通用寄存器和八个高度独立的功能单元，两个乘法器用于32位结果，六个算术逻辑单元（ALU）-带有VelociTI.2扩展。八个功能单元中的VelociTI.2扩展包括新指令，以加速视频和图像应用程序的性能，并扩展VelociTI架构的并行性。DM641每周期可产生四个16位乘法累加（MAC），总计每秒2400万个MAC（MMACS），或每周期产生八个8位MAC，总计4800个MMACS。DM640每周期可产生四个16位乘累加（MAC），总计每秒1600万个MAC（MMACS），或每周期产生八个8位MAC，总计3200个MMACS。DM641/DM640 DSP还具有与其他C6000 DSP平台设备类似的专用硬件逻辑、片上存储器和其他片上外设。
DM641/DM640使用基于两级缓存的体系结构，并具有一组功能强大且多样化的外围设备。一级程序缓存（L1P）是128 Kbit直接映射缓存，一级数据缓存（L1D）是128 KB双向集合关联缓存。2级内存/缓存（L2）由程序和数据空间共享的1位内存空间组成。二级内存可以配置为映射内存、缓存或两者的组合。外围设备包括：两个可配置视频端口（DM641）；一个可配置视频端口（DM640）；10/100 Mb/s以太网MAC（EMAC）；管理数据输入/输出（MDIO）模块；VCXO内插控制端口（VIC）；一个4位多通道缓冲音频串行端口（McASP0）；内部集成电路（I2C）总线模块；两个多通道缓冲串行端口（McBSP）；三个32位通用定时器；16位主机端口接口（HPI16）；具有可编程中断/事件生成模式的8引脚通用输入/输出端口（GP0）；以及一个32位无胶外部存储器接口（EMIFA），它能够与同步和异步存储器及外围设备连接。
DM641设备具有两个单通道8位可配置视频端口外围设备（VP0和VP1）。DM640设备具有一个单通道8位可配置视频端口外围设备（VP0）。这些视频端口外围设备为普通视频解码器和编码器设备提供了无胶接口。DM641/DM640视频端口外设支持多种分辨率和视频标准（例如CCIR601和ITU-）。
这些视频端口外围设备是可配置的，可以支持视频捕获和/或视频显示模式。
有关视频端口外设的更多详细信息，请参阅《TMS320C64x DSP视频端口/VCXO内插控制（VIC）端口参考指南》（文献编号SPRU629）。
McASP0端口支持一个发送和一个接收时钟区，具有四个串行数据引脚，可以单独分配给两个区中的任何一个。串行端口支持2到32个时隙的每个引脚上的时分复用。DM641/DM640具有足够的带宽来支持传输192kHz立体声信号的所有4个串行数据引脚。每个区域中的串行数据可以在多个串行数据引脚上同时发送和接收，并且可以在Philips Inter-IC Sound（I2S）格式上以多种变体进行格式化。
此外，McASP0发射机可编程为同时输出多个S/PDIF、IEC60958、AES-3、CP-430编码数据信道，单个RAM包含用户数据和信道状态字段的完整实现。
McASP0还提供了广泛的错误检查和恢复功能，例如为每个高频主时钟提供坏时钟检测电路，以验证主时钟是否在编程的频率范围内。
VCXO内插控制（VIC）端口提供分辨率从9位到16位的数模转换。VIC的输出是单位插值D/a输出。有关VIC端口的更多详细信息，请参阅《TMS320C64x DSP视频端口/VCXO插值控制（VIC）端口参考指南》（文献编号SPRU629）。
以太网媒体访问控制器（EMAC）提供了DM641/DM640 DSP核心处理器和网络之间的有效接口。DM641/DM640 EMAC支持10Base-T和100Base-TX，或10Mbit/s（Mbps）和100Mbps半双工或全双工，并支持硬件流控制和服务质量（QOS）。DM641/DM640 EMAC使用到DSP核心的定制接口，允许高效的数据传输和接收。有关EMAC的更多详细信息，请参阅《TMS320C6000 DSP以太网媒体访问控制器（EMAC）/管理数据输入/输出（MDIO）模块参考指南》（文献编号SPRU628）。
管理数据输入/输出（MDIO）模块连续轮询所有32个MDIO地址，以枚举系统中的所有PHY设备。一旦DSP选择了PHY候选，MDIO模块通过读取PHY状态寄存器透明地监控链路状态。链路更改事件存储在MDIO模块中，并且可以选择性地中断DSP，从而允许DSP在不连续执行昂贵的MDIO访问的情况下访问设备的所有链路状态。有关MDIO的更多详细信息，请参阅《TMS320C6000 DSP以太网媒体访问控制器（EMAC）/管理数据输入/输出（MDIO）模块参考指南》（文献编号SPRU628）。
TMS320DM641/DM640上的I2C0端口允许DSP轻松控制外围设备并与主处理器通信。此外，标准多通道缓冲串行端口（McBSP）可用于与串行外围接口（SPI）模式外围设备通信。
DM641/DM640有一套完整的开发工具，包括：一个新的C编译器、一个简化编程和调度的汇编优化器，以及一个用于查看源代码的Windows调试器接口
特色
- 高性能数字媒体处理器（TMS320DM641/TMS320DM640）
- 2.5、2、1.67纳秒指令周期时间
- 400、500、600 MHz时钟速率
- 八个32位指令/周期
- 3200、4000、4800英里
- 与C64x完全软件兼容
- VelociTI.2对VelociTI高级超长指令字VLIW的扩展）TMS320C64x DSP内核
- 八个具有VelociTI.2扩展的高度独立功能单元：
- 六个ALU（32-/40位），每个时钟周期支持单32位、双16位或四个8位算法
- 两个乘法器支持每个时钟周期四个16 x 16位乘法（32位结果）或每个时钟周期八个8 x 8位乘法（16位结果）
- 具有不一致支持的负载存储体系结构
- 64 32位通用寄存器
- 指令打包减少代码大小
- 所有有条件的指令
- 八个具有VelociTI.2扩展的高度独立功能单元：
- 指令集功能
- 可寻址字节（8-/16-/32-/64位数据）
- 8位溢出保护
- 位字段提取，设置，清除
- 标准化、饱和、位计数
- VelociTI.2增加正交性
- L1/L2存储器体系结构
- 128K位（16K字节）L1P程序缓存（直接映射）
- 128K位（16K字节）L1D数据缓存（双向集合关联）
- 1M位（128K字节）二级统一映射RAM/缓存（灵活的RAM/缓存分配）
- 无尽：小无尽，大无尽
- 32位外部存储器接口（EMIF）
- 异步存储器（SRAM和EPROM）和同步存储器（SDRAM、SBSRAM、ZBT SRAM和FIFO）的无胶接口
- 1024M字节的总可寻址外部内存空间
- 增强型直接存储器存取（EDMA）控制器（64个独立信道）
- 10/100 Mb/s以太网MAC（EMAC）
- 符合IEEE 802.3
- 媒体独立接口（MII）
- 8个独立发射（TX）和1个接收（RX）信道
- 管理数据输入/输出（MDIO）
- 两个可配置视频端口（DM641）
- 一个可配置视频端口（DM640）
- 为普通视频解码器和编码器设备提供无胶I/F
- 支持多种分辨率和视频标准
- VCXO内插控制端口（VIC）
- 支持音频/视频同步
- 主机端口接口（HPI）[16位]（DM641）
- 多通道音频串行端口（McASP）
- 四个串行数据引脚
- 多种I2S和类似的比特流格式
- 集成数字音频I/F发射机支持S/PDIF、IEC60958-1、AES-3、CP-430格式
- 内部集成电路（I2C）总线
- 两个多通道缓冲串行端口
- 三个32位通用定时器
- 八个通用I/O（GPIO）引脚
- 灵活的PLL时钟发生器
- IEEE-1149.1（JTAG）边界扫描兼容
- 548销球栅格阵列（BGA）封装（GDK和ZDK后缀），0.8-mm球间距
- 548销球栅格阵列（BGA）封装（GNZ和ZNZ后缀），1.0-mm球间距
- 0.13-μm/6级铜金属工艺（CMOS）
- 3.3-V I/O、1.2-V内部（-400、-500）
- 3.3-V I/O，1.4-V内部（-600）
