TMS320DM6467CCUTAV（也称为DM6467）利用TI的DaVincit技术来满足下一代嵌入式设备的网络媒体编码和解码数字媒体处理需求。
DM6467使OEM和ODM能够通过全集成混合处理器解决方案的最大灵活性，快速将具有强大操作系统支持、丰富用户界面、高处理性能和长电池寿命的设备推向市场。
DM6467的双核架构提供了DSP和精简指令集计算机（RISC）技术的优点，结合了高性能TMS320C64x+DSP内核和ARM926EJ-S内核。
ARM926EJ-S是一个32位RISC处理器内核，它执行32位或16位指令，并处理32位、16位或8位数据。内核使用spipelling，这样处理器和内存系统的所有部分都可以连续运行。
ARM核心包括：
- 协处理器15（CP15）和保护模块
- 数据和程序内存管理单元（MMU）与表后备缓冲区。
- 单独的16K字节指令和8K字节数据缓存。两者都是与虚拟索引虚拟标记（VIVT）的四向关联。
TMS320C64x+DSP是TMS320C6000 DSP平台上性能最高的定点DSP产品。它基于德州仪器（TI）开发的第二代高性能、高级超长指令字（VLIW）架构的增强版本，使这些DSP内核成为数字媒体应用的绝佳选择。C64x是C6000 DSP平台的代码兼容成员。TMS320C64x+DSP是C64x+DSP的增强型，增加了功能和扩展的指令集。
除非另有说明，否则对C64x DSP或C64x CPU的任何引用也分别适用于C64x+DSP和C64x+CPU。
C64x+内核在729 MHz的锁定速率下，每秒可执行高达58.32亿条指令（MIPS），为高性能DSP编程挑战提供了解决方案。DSP核心具有高速控制器的操作灵活性和阵列处理器的数值能力。C64x+DSP核心处理器有64个32位字长的通用寄存器和八个高度独立的功能单元，两个乘法器用于32位结果，六个算术逻辑单元（ALU）。这八个功能单元包括加速视频和图像应用性能的指令。DSP核心可以在每个周期产生四个16位乘法累加（MAC），总计每秒2376万个MAC（MMACS），或者在每个周期生成八个8位MAC，总计4752个MMACS。有关C64x+DSP的更多详细信息，请参阅《TMS320C64x/C64x+DSP CPU和指令集参考指南》（文献编号SPRU732）。
DM6467还具有与其他C6000 DSP平台设备类似的专用硬件逻辑、片上存储器和其他片上外设。DM6467内核使用基于两级缓存的架构。一级程序缓存（L1P）是256K位直接映射缓存，一级数据缓存（L1D）是640K位双向集关联缓存。2级内存/缓存（L2）由程序和数据空间共享的512K位内存空间组成。二级内存可以配置为映射内存、缓存或两者的组合。
外围设备包括：可配置视频端口；具有管理数据输入/输出（MDIO）模块的10/100/1000 Mb/s以太网MAC（EMAC）；4比特传输/4比特接收VLYNQ接口；内部集成电路（I2C）总线接口；具有4个串行器的多通道音频串行端口（McASP0）；一个带有单个发射机串行器的辅助多通道音频串行端口（McASP1）；2个64位通用定时器，每个可配置为2个独立的32位定时器；1个64位看门狗定时器；可配置的32位主机端口接口（HPI）；多达33引脚通用输入/输出（GPIO），具有可编程中断/事件生成模式，与其他外围设备复用；3个UART/IrDA/CIR接口，带有UART0上的调制解调器接口信号；2脉冲宽度调制器（PWM）外围设备；ATA/ATAPI-6接口；33MHz外围组件接口（PCI）；以及2个外部存储器接口：用于较慢存储器/外围设备的非同步外部存储器接口（EMIFA）和用于DDR2的高速同步存储器接口。
以太网媒体访问控制器（EMAC）提供DM6467和网络之间的有效接口。DM6467 EMAC在半双工或全双工模式下支持10Base-T和100Base-TX，或10Mbit/s（Mbps）和100Mbps；以及全双工模式下的1000Base TX（1 Gbps），具有硬件流控制和服务质量（QOS）支持。
管理数据输入/输出（MDIO）模块连续轮询所有32个MDIO地址，以枚举系统中的所有PHY设备。一旦ARM选择了PHY候选，MDIO模块通过读取PHY状态寄存器透明地监控链路状态。链路更改事件存储在MDIO模块中，并且可以选择性地中断ARM，从而允许ARM在不连续执行昂贵的MDIO访问的情况下改变设备的链路状态。
PCI、HPI、I2C、SPI、USB2.0和VLYNQ端口允许DM6467轻松控制外围设备和/或与主机处理器通信。
DM6467还包括高清视频/图像协处理器（HDVICP）和视频数据转换引擎（VDCE），以从DSP核心卸载许多视频和图像处理任务，使更多的DSP MIPS可用于普通视频和图像算法。有关HDVICP增强解码器（如H.264和MPEG4）的更多信息，请联系最近的TI销售代表。
丰富的外围设备集提供了控制外部外围设备和与外部处理器通信的能力。有关每个外围设备的详细信息，请参阅本文档后面的相关章节和相关外围设备参考指南。
DM6467为ARM和DSP提供了一套完整的开发工具。这些工具包括C编译器、简化编程和调度的DSP汇编优化器，以及用于查看源代码的Windows调试器界面
特色
- 立即开始使用基于DaVinci技术的数字媒体处理器的生产就绪、易于使用的音频和视频编解码器。还提供各种O/S板支持包和软件更新。所有编解码器均可免费试用。请求免费软件！
- 高性能数字媒体SoC
- 594-，729 MHz C64x+时钟速率
- 297-，364.5-MHz ARM926EJ Strade；时钟速率
- 八个32位C64x+指令/周期
- 47525832 C64x+MIPS
- 与C64x/ARM9完全软件兼容
- 支持SmartReflex[仅限-594]
- 类别0
- 1.05V和1.2V自适应核心电压
- 延长温度可用[仅限-594]
- 工业温度可用[仅限-729]
- 高级超长指令字（VLIW）TMS320C64x+DSP内核
- 八个高度独立的功能单元
- 六个ALU（32-/40位），每个ALU支持每个时钟周期的单32位、双16位或四个8位算法
- 两个乘法器支持每个时钟周期四个16×：16位乘法（32位结果）或每个时钟周期八个8×8位乘法（16位结果）
- 具有不一致支持的负载存储体系结构
- 64 32位通用寄存器
- 指令打包减少代码大小
- 所有有条件的指令
- 其他C64x+增强功能
- 保护模式操作
- 错误检测和程序重定向的异常支持
- 模环操作的硬件支持
- 八个高度独立的功能单元
- C64x+指令集功能
- 可寻址字节（8-/16-/32-/64位数据）
- 8位溢出保护
- 位字段提取，设置，清除
- 标准化、饱和、位计数
- 精简16位指令
- 支持复数乘法的附加说明
- C64x+L1/L2内存架构
- 32K字节L1P程序RAM/缓存（直接映射）
- 32K字节L1D数据RAM/缓存（双向设置关联）
- 128K字节二级统一映射RAM/缓存（灵活的RAM/缓存分配）
- ARM926EJ-S内核
- 支持32位和16位（Thumb模式）指令集
- DSP指令扩展和单周期MAC
- ARM Jazelle技术
- 用于实时调试的嵌入式ICE RT逻辑
- ARM9内存结构
- 16K字节指令缓存
- 8K字节数据缓存
- 32K字节RAM
- 8K字节ROM
- 用于ARM9调试的带4KB内存的嵌入式跟踪缓冲区（ETB11）
- 无尽：ARM和DSP的小无尽
- 双可编程高清视频图像协处理器（HDVICP）引擎
- 支持一系列编码、解码和转码操作
- H.264、MPEG2、VC1、mpeg4sp/ASP
- 支持一系列编码、解码和转码操作
- 视频端口接口（VPIF）
- 两个8位SD（BT.656）、单个16位HD（BT.1120）或单个原始（8-/10-/12位）视频捕获通道
- 两个8位SD（BT.656）或单个16位HD（BT.1120）视频显示频道
- 视频数据转换引擎（VDCE）
- 水平和垂直缩小
- 色度转换（4:2:24:2:0）
- 两个传输流接口（TSIF）模块
（仅一个并行/串行和一个串行）- 用于MPEG传输流的TSIF
- 同时同步或异步输入/输出流
- 绝对时间戳检测
- 带有7个PID过滤器表的PID过滤器
- 用于系统时钟恢复的相应时钟参考发生器（CRGEN）模块
- 外部存储器接口（EMIF）
- 297-.310.5-MHz 32位DDR2 SDRAM内存控制器，256M字节地址空间（1.8-V I/O）
- 具有128M字节地址范围的异步16位宽EMIF（EMIFA）
- 闪存接口
- NOR（8-/16位宽数据）
- NAND（8-/16位宽数据）
- 闪存接口
- 增强型直接存储器存取（EDMA）控制器（64个独立信道）
- 可编程默认突发大小
- 10/100/1000 Mb/s以太网MAC（EMAC）
- 符合IEEE 802.3（仅限3.3-V I/O）
- 支持MII和GMII媒体独立接口
- 管理数据I/O（MDIO）模块
- USB端口，内置2.0 PHY
- USB 2.0高速/全速客户端
- USB 2.0高速/全速/低速主机（微型主机，支持一个外部设备）
- 32位、33 MHz、3.3V外围组件互连（PCI）主/从接口
- 符合PCI规范2.3
- 两个64位通用定时器（每个可配置为两个32位定时器）
- 一个64位看门狗定时器
- 三个可配置UART/IrDA/CIR模块（一个带有调制解调器控制信号）
- 最高支持1.8432 Mbps UART
- SIR和MIR（0.576 MBAUD）
- 具有可编程数据编码的CIR
- 具有两个芯片选择的一个串行外围接口（SPI）
- 主/从集成电路（I2C总线）
- 两个多通道音频串行端口（McASP）
- 一个四串行器发送/接收端口
- S/PDIF的一个单DIT传输端口
- 32位主机端口接口（HPI）
- VLYNQ接口（FPGA接口）
- 两个脉宽调制器（PWM）输出
- ATA/ATAPI I/F（ATA/ATAPI-6规范）
- 多达33个通用I/O（GPIO）引脚（与其他设备功能复用）
- 片上ARM ROM引导加载程序（RBL）
- ARM/DSP的单独节能模式
- 灵活的PLL时钟发生器
- IEEE-1149.1（JTAG）边界扫描兼容
- 529引脚无铅BGA封装（CUT后缀），0.8-mm球距
- 0.09-μm/7级铜金属工艺（CMOS）
- 3.3-V和1.8-V I/O，1.2/1.05V内部
