·高性能ERCMOS技术
一7.5ns最大传播延迟
一Fmax=83.3MHz
一从时钟输入到数据输出的最大9ns
一TTL兼容8 mA输出
一UltraMOS高级CMOS技术
·双极功率降低50%至75%
一75mA典型lcc
·所有引脚上的有源上拉
·E2CELL技术
一可重构逻辑可重编程单元
一100%测试/100%产量
-高速电擦除（<100 ms）
一20年数据保留
·十输出逻辑宏单元
一独立可编程时钟
一独立异步复位和预设
一极性注册或组合
一与PAL20RA10的全功能和参数兼容性
·所有寄存器的预加载和通电复位
一100%功能测试性
·应用包括：
一状态机控制
一标准逻辑整合
一多时钟逻辑设计
·用于识别的电子签名
描述
GAL20RA10B-20LP将高性能CMOS工艺与电可擦除（E？）浮栅技术相结合，以提供PLD市场上可用的最高速度性能。莱迪思半导体的ECMOS电路实现了低至75mA的典型功率水平，与双极型反器件相比，这意味着大幅节省了功率。E2技术提供了高速（<100ms）擦除时间提供快速有效地重新编程、重新配置或测试设备的能力。
通用架构允许用户配置输出逻辑宏单元（OLMC），从而提供最大的设计灵活性。GAL20RA10B-20LP是PAL20RA10器件的直接参数兼容CMOS替代品。
独特的测试电路和可重新编程的细胞允许在制造过程中进行完整的eAC、DC和功能测试。因此，莱迪思半导体提供了所有GAL产品100%的现场可编程性和功能性。此外，还规定了100个擦除/写入周期和超过20年的数据保留期。
特色
•高性能E2CMOS®技术
-7.5 ns最大传播延迟
-Fmax=83.3兆赫
-从时钟输入到数据输出的最大9 ns
-TTL兼容8 mA输出
-UltraMOS®高级CMOS技术
•双极功率降低50%至75%
-75mA典型Icc
•所有引脚上的主动上拉
•E2电池技术
-可重构逻辑
-可重新编程的电池
-100%测试/100%产量
-高速电擦除（<100 ms）
-20年数据保留
•十个输出逻辑宏单元
-独立可编程时钟
-独立异步复位和预设
-极性注册或组合
-与PAL20RA10的全功能和参数兼容性
•所有寄存器的预加载和通电复位
-100%功能测试性
应用
-状态机控制
-标准逻辑整合
-多时钟逻辑设计
（图片：引出线）
