8V19N474BFGI是一款完全集成的FemtoClock®NG抖动衰减器和时钟合成器，设计为高性能时钟解决方案，用于10/40/100/400千兆以太网线路卡的调节和频率/相位管理。该设备被优化以提供驱动物理层设备所需的优异相位噪声性能，并提供例如625、500、312.5、250、156.25和125MHz的干净时钟频率。两级PLL架构支持抖动衰减和倍频。第一级PLL是抖动衰减器，并使用外部VCXO以获得最佳可能的相位噪声特性。第二级PLL锁定VCXO-PLL输出信号并合成目标频率。该PLL具有2500MHz的VCO电路。该设备通过分频从VCO产生输出时钟信号。有五个独立的分频器可用，四个支持整数分频比和一个整数以及分数分频比。延迟电路可用于实现时钟信号之间的对准和受控相位延迟。监控两个冗余输入的活动。提供四种可选择的时钟切换模式来处理时钟输入故障情况。增加了自动锁定、单独可编程输出分频器和相位调整功能，以实现灵活性。该设备通过SPI接口配置，并通过锁检测（lock）输出在内部寄存器中报告锁和信号丢失状态。也可以通过nINT输出报告内部状态位变化。该设备非常适合驱动无线基础设施、雷达/成像和仪器/医疗应用中的转换器电路。
特色
- 高性能时钟RF-PLL
- 针对低相位噪声进行了优化：-153dBc/Hz（1MHz偏移；156.25MHz时钟）
- 75fs RMS典型集成相位噪声（12kHz-20MHz）。
- 双PLL架构
- 带外部VCXO的第一PLL级，用于时钟抖动衰减
- 第二级PLL，内部FemtoClockNG PLL，2500MHz
- 6个输出库，共12个输出，组织如下：
- 具有一个整数分频器和三个差分输出的两个时钟组
- 具有一个整数分频器和两个差分输出的两个时钟组
- 一个时钟组，带有一个分数输出除法器和一个差分输出
- 一个VCXO-PLL输出组，带有一个可选LVDS/两个LVCMOS输出
- 四个输出组包含一个相位延迟电路，其步长为VCO时钟周期（400ps）
- 具有一个整数分频器和三个差分输出的两个时钟组
- 具有一个整数分频器和两个差分输出的两个时钟组
- 一个时钟组，带有一个分数输出除法器和一个差分输出
- 一个VCXO-PLL输出组，带有一个可选LVDS/两个LVCMOS输出
- 支持的时钟输出频率包括：
- 整数分频器：2500、1250、625、500、312.5、250、156.25和125MHz
- 来自分数分频器：80–300MHz
- 低功率LVPECL/LVDS输出支持可配置的信号幅度、直流和交流耦合以及LVPECL、LVDS线路终端技术
- 冗余输入时钟架构
- 两个输入
- 单个输入信号监测器
- 数字保留
- 手动和自动时钟选择
- 无点击切换
- 状态监测和故障报告
- 输入信号状态
- 保留和参考损失状态
- 整数分频器：2500、1250、625、500、312.5、250、156.25和125MHz
- 来自分数分频器：80–300MHz
- 低功率LVPECL/LVDS输出支持可配置的信号幅度、直流和交流耦合以及LVPECL、LVDS线路终端技术
（图片：引出线）
