8V19N470BFGI是一款完全集成的FemtoClock®NG抖动衰减器和时钟合成器，设计用于无线基站无线电设备板的调节和频率/相位管理的高性能时钟解决方案。该设备经过优化，可提供GSM、WCDMA、LTE、LTE-A无线板实现所需的出色相位噪声性能。
两级PLL架构支持抖动衰减和倍频。第一级PLL是抖动衰减器，并使用外部VCXO以获得最佳可能的相位噪声特性。第二级PLL锁定VCXO-PLL输出信号并合成目标频率。该PLL具有两个VCO电路，频率分别为2949.12MHz和2400MHz–2500MHz，以增强频率灵活性。
该设备通过分频从所选VCO产生输出时钟信号。四个独立的整数分频器可用。延迟电路可用于实现时钟信号之间的对准和受控相位延迟。监控两个冗余输入的活动。提供四种可选择的时钟切换模式来处理时钟输入故障情况。增加了自动锁定、单独可编程输出分频器和相位调整功能，以实现灵活性。该设备通过SPI接口配置，并在内部寄存器中报告PLL锁定和信号丢失状态，PLL锁定状态也通过两个锁定检测输出报告。也可以通过nINT输出报告内部状态位变化。该设备非常适合驱动无线基础设施、雷达/成像和仪器/医疗应用中的转换器电路。
特色
- 高性能时钟RF-PLL
- 针对低相位噪声进行优化：≤150dBc/Hz（1MHz偏移；245.76MHz时钟）
- 双PLL架构
- 带外部VCXO的第一PLL级，用于时钟抖动衰减
- 第二级PLL，内部FemtoClock NG PLL，可选2949.12MHz和2400MHz-2500MHz VCO
- 五个输出通道，共有11个输出，分为：
- 具有两个差分输出的两个时钟通道
- 具有三个差分输出的两个时钟通道
- 一个VCXO-PLL通道，带有一个可选LVDS/两个LVCMOS输出
- 每个时钟通道包含一个整数输出除法器和一个相位延迟电路，该电路的512个步长为VCO周期的一半
- 支持的时钟输出频率包括：
- 来自VCO-0:2949.12MHz、1474.56MHz、983.04MHz、491.52MHz、368.64MHz、122.88MHz
- 来自VCO-1：2457.6MHz、1228.8MHz、614.4MHz、307.2MHz、153.6、76.8MHz或625MHz、500MHz、312.5MHz、250MHz、156.25MHz和125MHz
- 低功率LVPECL/LVDS输出支持可配置的信号幅度、直流和交流耦合以及LVPECL、LVDS线路终端技术
- 带外部VCXO的第一PLL级，用于时钟抖动衰减
- 第二级PLL，内部FemtoClock NG PLL，可选2949.12MHz和2400MHz-2500MHz VCO
- 具有两个差分输出的两个时钟通道
- 具有三个差分输出的两个时钟通道
- 一个VCXO-PLL通道，带有一个可选LVDS/两个LVCMOS输出
- 来自VCO-0:2949.12MHz、1474.56MHz、983.04MHz、491.52MHz、368.64MHz、122.88MHz
- 来自VCO-1：2457.6MHz、1228.8MHz、614.4MHz、307.2MHz、153.6、76.8MHz或625MHz、500MHz、312.5MHz、250MHz、156.25MHz和125MHz
- 冗余输入时钟架构
- 两个输入
- 单个输入信号监测器
- 数字保留
- 手动和自动时钟选择
- 无点击切换
- 状态监测和故障报告
- 输入信号状态
- 每个PLL的锁定状态（两个状态引脚）
- 保留和参考损失状态
- 可屏蔽状态中断引脚
- 电源电压：
- 设备核心电源电压：3.3V
- 输出电源电压：3.3V、2.5V或1.8V
- 数字控制I/O电压：1.8V（允许3.3V）
- SPI控制I/O电压：1.8V或3.3V（可选），当设置为1.8V时，允许输入3.3V
- 包装：81-FPBGA（8×8×1.35 mm，球距0.8mm）
- 温度范围：-40°C至+85°C
- 两个输入
- 单个输入信号监测器
- 数字保留
- 手动和自动时钟选择
- 无点击切换
- 输入信号状态
- 每个PLL的锁定状态（两个状态引脚）
- 保留和参考损失状态
- 可屏蔽状态中断引脚
- 设备核心电源电压：3.3V
- 输出电源电压：3.3V、2.5V或1.8V
- 数字控制I/O电压：1.8V（允许3.3V）
- SPI控制I/O电压：1.8V或3.3V（可选），当设置为1.8V时，允许输入3.3V
（图片：引出线）
