8V19N480BDGI是一款完全集成的FemtoClock®NG抖动衰减器和时钟合成器，设计用于无线基站无线电设备板的调节和频率/相位管理的高性能时钟解决方案。该设备经过优化，可提供GSM、WCDMA、LTE、LTE-A无线板实现所需的出色相位噪声性能。该设备支持JESD204B子类0和1时钟。
两级PLL架构支持抖动衰减和倍频。第一级PLL是抖动衰减器，并使用外部VCXO以获得最佳可能的相位噪声特性。第二级PLL锁定VCXO-PLL输出信号并合成目标频率。
该设备支持从所选VCO和低频系统参考信号（SYSREF）生成高频时钟。SYSREF信号在内部与时钟信号同步。存在用于实现系统参考信号和时钟信号之间的对准和受控相位延迟以及对准/延迟单个输出信号的延迟功能。监控四个冗余输入的活动。提供四种可选择的时钟切换模式来处理时钟输入故障情况。增加了自动锁定、单独可编程输出分频器和相位调整功能，以实现灵活性。该设备通过3线SPI接口进行配置，并通过锁检测（lock）输出在内部寄存器中报告锁和信号丢失状态。也可以通过nINT输出报告内部状态位变化。该设备非常适合驱动无线基础设施、雷达/成像和仪器/医疗应用中的转换器电路。
特色
- 支持JESD204B的高性能时钟RF-PLL
- 针对低相位噪声进行了优化：-150dBc/Hz（800kHz偏移；245.76MHz时钟）
- 双PLL架构
- 带外部VCXO的第一PLL级，用于时钟抖动衰减
- 第二级PLL，带内部FemtoClock NG PLL：2949.12MHz
- 六个输出通道，共19个输出，分为：
- 四个JESD204B通道（设备时钟和SYSREF输出），具有两个、四个和六个输出
- 具有两个输出的一个时钟通道
- 一个VCXO输出
- 可配置整数时钟分频器
- 支持的时钟输出频率包括：1474.45MHz、983.04MHz、491.52MHz、245.76MHz、122.88MHz
- 低功率LVPECL/LVDS输出支持可配置的信号幅度、直流和交流耦合以及LVPECL、LVDS线路终端技术
- 相位延迟电路：
- 单个信道时钟相位延迟，256步339ps，范围0ns至86.466ns
- 单个SYSREF相位延迟，8个步长为169ps，1个精细延迟步长为85ps
- 全局SYSREF信号延迟，256步339ps，范围0ns至86.466ns
- 四个JESD204B通道（设备时钟和SYSREF输出），具有两个、四个和六个输出
- 具有两个输出的一个时钟通道
- 一个VCXO输出
- 单个信道时钟相位延迟，256步339ps，范围0ns至86.466ns
- 单个SYSREF相位延迟，8个步长为169ps，1个精细延迟步长为85ps
- 全局SYSREF信号延迟，256步339ps，范围0ns至86.466ns
- 冗余输入时钟架构，具有四个输入和：
- 输入活动监控
- 手动和自动、故障触发时钟选择模式
- 优先级控制时钟选择
- 数字保持和无触点切换
- 差分输入接受LVDS和LVPECL信号
- 未使用电路和输出的断电模式
- SYSREF生成模式包括JESD204B的内部和外部触发模式
- 电源电压：3.3V
- SPI I/O电压：1.8V（3.3V耐受输入）
- 包装：11x 11 mm 100-CABGA
- 温度范围：-40°C至85°C
- 输入活动监控
- 手动和自动、故障触发时钟选择模式
- 优先级控制时钟选择
- 数字保持和无触点切换
- 差分输入接受LVDS和LVPECL信号
（图片：引出线）
