EPF6024AQC240-2

特征

■ 为大容量门阵列应用提供理想的低成本、可编程替代方案，并允许在原型设计或设计测试期间快速更改设计

■ 产品特点

–基于寄存器丰富、查找表（LUT-）的体系结构

–OptiFLEX®架构可提高设备区域效率

–5000至24000个闸门的典型闸门（见表1）

–内置低偏斜时钟分配树

–所有设备的100%功能测试；不需要测试向量或扫描链

■ 系统级功能

–通过外部配置设备或智能控制器实现电路内可重新配置（ICR）

–5.0-V设备完全符合外围组件互连特殊兴趣组（PCI SIG）PCI本地总线规范2.2版

–符合IEEE标准1149.1-1990的内置联合测试行动组（JTAG）边界扫描测试（BST）电路，无需消耗额外的设备逻辑即可使用

–MultiVoltTM I/O接口操作，允许设备在不同电压下运行的系统之间桥接

–低功耗（待机模式下典型规格小于0.5 mA）

–3.3V设备支持热插拔

■ 强大的I/O引脚

–每个引脚的单独三态输出启用控制

–可编程输出转换速率控制，以降低开关噪声

–从寄存器到I/O引脚的快速路径，用于快速时钟到输出时间

■ 柔性互连

–FastTrack®互连连续布线结构，实现快速、可预测的互连延迟

–专用进位链，实现快速加法器、计数器和比较器等算术功能（由软件工具和大函数自动使用）

–专用级联链，实现高速、高扇入逻辑功能（由软件工具和大功能自动使用）

–实现内部三态网络的三态仿真

–时钟、清除、预设或逻辑信号的四个低偏斜全局路径

■ Altera开发系统为基于Windows的PC、Sun SPARC工作站和HP 9000系列700/800提供的软件设计支持和自动放置和路由

■ 灵活的包装选项

–可提供100至256引脚的各种封装，包括创新型FineLine BGATM封装（见表2）

–SameFrameTM管脚在设备密度和管脚数量上的兼容性（与其他FLEX®6000设备）

–薄四边形扁平封装（TQFP）、塑料四边形扁平组件（PQFP）和球栅阵列（BGA）封装（见表2）

–与同一封装中的其他FLEX 6000设备的封装和引脚兼容性

■ EDIF 2 0 0和3 0 0网表文件、参数化模块库（LPM）、Verilog HDL、VHDL、DesignWare组件以及制造商（如Cadence、Exemplar Logic、Mentor Graphics、OrCAD、Synopsys、Synplicity、VeriBest和Viewlogic）流行EDA工具的其他接口提供了额外的设计输入和模拟支持

一般说明

Altera®FLEX 6000可编程逻辑器件（PLD）系列为大容量门阵列设计提供了低成本的替代方案。FLEX 6000设备基于OptiFLEX架构，在保持高性能和可布线性的同时最大限度地减小了管芯尺寸。这些器件具有可重新配置的SRAM元件，这给了设计者在原型和设计测试期间快速改变设计的灵活性。设计者还可以通过电路内重新配置在操作期间更改功能。

FLEX 6000设备可重新编程，并在装运前进行100%测试。因此，设计人员无需为故障覆盖目的生成测试向量，从而能够专注于模拟和设计验证。此外，设计者不需要管理不同门阵列设计的库存。FLEX 6000设备配置在板上，以实现所需的特定功能。

表3显示了一些常见设计的FLEX 6000性能。显示的所有性能值均使用Synopsys DesignWare或LPM函数获得。实施应用程序不需要特殊的设计技术；设计者简单地推断或实例化Verilog HDL、VHDL、Altera硬件描述语言（AHDL）或原理图设计文件中的函数。

特色